[发明专利]半导体结构形成的方法有效
| 申请号： | 200710002191.5 | 申请日： | 2007-01-12 |
| 公开（公告）号： | CN101221890A | 公开（公告）日： | 2008-07-16 |
| 发明（设计）人： | 刘弘仁;谢维贤;叶章和 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/02;H01L21/308;H01L21/311;H01L21/3213;H01L21/027;G03F7/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构形成的方法，包括：提供一基板；形成一第一下掩模层于基板上；形成一第一图案化掩模于第一下掩模层上，以界定一第三图案化掩模的一部分；形成一第二下掩模层于第一下掩模层上方且覆盖第一图案化掩模；形成一第二图案化掩模于第二下掩模层上，且第二图案化掩模与第一图案化掩模无重叠，以界定第三图案化掩模的另一部分；以第一图案化掩模及第二图案化掩模为掩模下切蚀刻第一下掩模层与第二下掩模层，以形成第三图案化掩模；以第三图案化掩模为掩模蚀刻基板，以形成多个岛；以及移除第三图案化掩模。 | ||
| 搜索关键词： | 半导体 结构 形成 方法 | ||
【主权项】：
1.一种半导体结构形成的方法，包括：提供基板；形成第一下掩模层于该基板上；形成第一图案化掩模于该第一下掩模层上；形成第二下掩模层于该第一下掩模层上方且覆盖该第一图案化掩模；形成第二图案化掩模于该第二下掩模层上，且该第二图案化掩模与第一图案化掩模无重叠；以该第一图案化掩模及该第二图案化掩模为掩模下切蚀刻该第一下掩模层与该第二下掩模层，以形成该第三图案化掩模；以该第三图案化掩模为掩模蚀刻该基板，以形成多个岛；以及移除该第三图案化掩模。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710002191.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
