[发明专利]高纵横比电镀结构和各向异性电镀工艺在审
| 申请号： | 201780082271.8 | 申请日： | 2017-11-17 |
| 公开（公告）号： | CN110140203A | 公开（公告）日： | 2019-08-16 |
| 发明（设计）人： | D·P·里默;K·C·斯旺森;P·F·拉德维希 | 申请（专利权）人： | 哈钦森技术股份有限公司 |
| 主分类号： | H01L21/70 | 分类号： | H01L21/70;H01L21/283;H01L23/48;H01L27/01 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 舒雄文 |
| 地址： | 美国明*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了包括高纵横比电镀结构的装置和形成高纵横比电镀结构的方法。一种制造金属结构的方法，包括：提供具有金属基部的基底，所述金属基部的特征在于高度与宽度纵横比A/B；以及在所述基部上电镀金属冠以形成所述金属结构，所述金属结构的高度与宽度纵横比A/S大于所述基部的纵横比A/B。 | ||
| 搜索关键词： | 高纵横比 金属结构 电镀 纵横比 金属基部 基部 电镀工艺 电镀金属 基底 制造 | ||
【主权项】：
1.一种用于制造金属结构的方法，所述金属结构包括但不限于电路引线和过孔，所述方法包括：提供具有金属基部的基底(例如，金属或聚合物)，所述金属基部的特征在于高度与宽度纵横比A/B；以及在所述基部上电镀金属冠以形成所述金属结构，所述金属结构的高度与宽度纵横比A/S大于所述基部的纵横比A/B。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈钦森技术股份有限公司，未经哈钦森技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780082271.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体晶片承载器
- 下一篇：半导体装置及其制造方法
- 同类专利
- 具有硅衬底的光电子模块以及此类模块的制造方法-201580048491.X
- 哈特穆特·鲁德曼;马里奥·切萨纳;珍妮斯·盖格;彼得·伦琴;文森佐·孔多雷利 - 赫普塔冈微光有限公司
- 2015-08-18 - 2019-11-08 - H01L21/70
- 光电子模块包括其中或其上具有光电子装置的硅衬底。光学组件设置在所述光电子装置之上，并且间隔物将所述硅衬底与所述光学组件分开。还描述了制造此类模块的方法。
- 一种大尺寸集成电路晶圆与铁电单晶薄膜集成工艺-201910443269.X
- 陈志辉;江钧;杨建国;魏骏 - 上海浦睿信息科技有限公司
- 2019-05-25 - 2019-09-06 - H01L21/70
- 本发明公开了一种大尺寸集成电路晶圆与铁电单晶薄膜集成工艺，包括以下步骤：通过常规集成电路制造工艺制造大尺寸集成电路晶圆；当完成金属互连层的最后一层层间介质层后停止常规集成电路制造工艺获得大尺寸集成电路晶圆；通过化学机械抛光设备抛光大尺寸集成电路晶圆，使表面平坦化；采用集成电路清洗设备清洗表面平坦化后的大尺寸集成电路晶圆；把同尺寸大小的铁电单晶薄膜键合至大尺寸集成电路晶圆电路表面上；对键合后的铁电单晶薄膜做半导体工艺加工处理；通过尽可能不改变集成电路晶圆流片生产工艺流程的情况下，通过减少工艺步骤，即实现与铁电单晶薄膜集成、结构简单，方便实用，可广泛应用于新型电子器件开发。
- 高纵横比电镀结构和各向异性电镀工艺-201780082271.8
- D·P·里默;K·C·斯旺森;P·F·拉德维希 - 哈钦森技术股份有限公司
- 2017-11-17 - 2019-08-16 - H01L21/70
- 描述了包括高纵横比电镀结构的装置和形成高纵横比电镀结构的方法。一种制造金属结构的方法，包括：提供具有金属基部的基底，所述金属基部的特征在于高度与宽度纵横比A/B；以及在所述基部上电镀金属冠以形成所述金属结构，所述金属结构的高度与宽度纵横比A/S大于所述基部的纵横比A/B。
- 一种三层陶瓷厚膜电路的生产工艺-201910203863.1
- 周治华 - 昆山福烨电子有限公司
- 2019-03-18 - 2019-05-28 - H01L21/70
- 本发明提供了一种三层陶瓷厚膜电路的生产工艺。本发明的三层陶瓷厚膜电路的生产工艺包括以下步骤：1)以玻璃相材料和氧化铝粉为原料进行混合配料；2)将步骤1)混合后的物料制基片；3)在步骤2)得到的基片上打孔、填孔；4)在步骤3)填孔后的基片在三个面上进行印刷线路、干燥、叠片、静压、排胶烧结，得到所述三层陶瓷厚膜电路。本发明的三层陶瓷厚膜电路的生产工艺，烧结温度低，更容易实现多层产品的制造和提高产品性能与良品率，可印刷电阻和电容，拓宽了陶瓷厚膜电路的应用领域。
- 一种用于微带电路的图形电镀方法-201610659075.X
- 曹乾涛;龙江华;赵海轮 - 中国电子科技集团公司第四十一研究所
- 2016-08-11 - 2019-04-09 - H01L21/70
- 本发明公开了一种用于微带电路的图形电镀方法，属于微波毫米波薄膜混合集成电路技术领域。本发明将孤立导体图形较多的微带电路，由原来的基片正面图形电镀与背部接地面整体电镀相结合的方法改为双面图形电镀工艺，使切割道位置处的介质层暴露在外面，有效地减少了划切微带电路时膜层脱落现象的发生，提高了微带电路的划切质量和成品率，解决了使用现有工艺方法制作时切割道上电镀保护层的加载和释放两个过程对微带电路电镀功能层因应力影响而发生膜层起翘脱落的问题；本发明仅使阵列电路正反面导体图形区域得到功能层的电镀沉积，避免了阵列图形之外的切割道、工艺边等其它区域的金等贵金属涂覆，减少了电镀涂覆面积，节约了成本。
- 制造半导体装置的方法-201410500255.4
- 洪中山 - 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
- 2014-09-26 - 2019-02-26 - H01L21/70
- 本发明公开了一种制造半导体装置的方法，包括：提供半导体结构，该半导体结构包括在基层之上的第1至第N子叠层结构及在所述第N子叠层结构之上的掩模层，其中每一子叠层结构包括两个子叠层；循环移除掩膜层的一部分、移除子叠层结构的暴露部分，形成第一阶梯机构；分别在掩模层的侧壁上和子叠层结构的侧壁上形成第一侧墙，其中每一第一侧墙都覆盖紧接在其下的子叠层结构的当前暴露部分的一部分；以所述掩模层、第一侧墙为掩模，移除所述子叠层结构的当前暴露部分中的最上子叠层；以及去除所述掩模层、第一侧墙，以形成第二阶梯机构。本发明大大减少了掩膜修整‑蚀刻的循环次数，从而提高了生成效率，增加了生成误差容限，降低了生成成本。
- 在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法-201610351452.3
- 曹乾涛;赵海轮;孙佳文 - 中国电子科技集团公司第四十一研究所
- 2016-05-18 - 2019-01-18 - H01L21/70
- 本发明提出了一种在介质基片同一平面上集成两种方阻薄膜电路的图形电镀方法，包括以下步骤：在介质基片同一平面上依次溅射大方阻电阻薄膜、小方阻电阻薄膜、粘附层薄膜和导体层薄膜；通过涂覆光刻胶、前烘、曝光、显影及后烘，在待图形电镀面上形成图形化光刻胶区；在上述图形化光刻胶区电镀加厚金属电极层和保护层；将图形化光刻胶剥离，然后将未电镀加厚区域的导体层薄膜和粘附层薄膜刻蚀干净，再去除所述保护金属层；光刻蚀制作小方阻薄膜电阻；光刻蚀制作大方阻薄膜电阻。本发明制作出的电路图形具有导体图形侧生长小、线条边缘陡直、图形分辨率高等优点。
- 集成的硅和III-N半导体器件-201480024816.6
- N·蒂皮兰尼;S·彭德哈卡尔;R·L·怀兹 - 德克萨斯仪器股份有限公司
- 2014-05-05 - 2019-01-18 - H01L21/70
- 集成的硅和III‑N半导体器件可以通过在具有第一取向的第一硅衬底(100)上生长III‑N半导体材料(102)来形成。具有不同的第二取向的第二硅衬底(106)具有在硅器件膜(110)与载体晶片(112)之间的释放层(108)。硅器件膜(110)附接到III‑N半导体材料，同时硅器件膜(110)通过释放层(108)连接到载体晶片(112)。载体晶片(112)随后被从硅器件膜(110)上去除。第一多个组件被形成在硅器件膜之中和/或之上。第二多个组件被形成在暴露区域中的III‑N半导体材料之中和/或之上。在替代的工艺中，可以在集成的硅和III‑N半导体器件中的硅器件膜与III‑N半导体材料之间设置介电夹层。
- 迭片多层厚膜电路的联接工艺-201610893340.0
- 郑锦清;任春祥 - 珠海市华晶微电子有限公司
- 2016-10-13 - 2019-01-15 - H01L21/70
- 一种迭片多层厚膜电路的联接工艺及其制备方法，联接过程是：将待联接的厚膜电路膜片的表面印刷S保护釉料；然后在厚膜电路膜片的共对应点上各印刷多个E料块联接；最后将厚膜电路膜片的待联接面迭合在一起并置于匣钵模，于480—520℃烧结20—30分钟。或者联接过程是：在需要电联接的厚膜电路膜片上印刷低温银浆F；再对厚膜电路膜片的表面印刷S保护釉料；然后在厚膜电路膜片的共对应点上各印刷多个E料块联接，最后将厚膜电路膜片的待联接面迭合在一起并置于匣模，并于480—520℃烧结20—30分钟。本发明制备工艺简单、成品率高。
- 具有带锥形氧化物厚度的多晶硅填充渠沟的功率组件-201680004135.2
- 布朗夏尔·理查·厄;穆罕默德·恩·达维希;曾军 - 马克斯半导体股份有限公司
- 2016-09-01 - 2018-12-28 - H01L21/70
- 本发明公开了在一个具体实施例中，功率金氧半导体场效晶体管(power MOSFET)垂直地传导电流。底部电极可能连接至正电压，而顶部电极可能连接至低电压，例如接地负载。闸极和/或场板(例如多晶硅)系在渠沟内。该渠沟具有使该多晶硅与该等硅壁面隔离的锥形氧化物层。该氧化物接近该渠沟的底部比接近该顶部更厚，以提高该崩溃电压。该锥形氧化物借由将氮植入该等渠沟壁面中以形成锥形氮掺杂物浓度而形成。这在退火之后形成锥形氮化硅层。该锥形氮化硅在后续氧化步骤中可变地抑制氧化物生长。
- 半导体器件的形成方法-201410114628.4
- 王新鹏 - 中芯国际集成电路制造（上海）有限公司
- 2014-03-25 - 2018-12-21 - H01L21/70
- 一种半导体器件的形成方法，包括：提供具有待刻蚀层的衬底，所述待刻蚀层包括图形密集区和图形稀疏区；在图形稀疏区的待刻蚀层表面形成第一掩膜层，第一掩膜层具有稀疏图案；形成覆盖于待刻蚀层表面以及第一掩膜层表面的光刻胶层；对所述光刻胶层进行曝光显影处理，在图形密集区的待刻蚀层表面、以及第一掩膜层表面形成第二掩膜层，图形密集区的第二掩膜层具有密集图案；以所述第二掩膜层为掩膜，刻蚀图形密集区的待刻蚀层，同时，以所述第二掩膜层和第一掩膜层为掩膜，刻蚀图形稀疏区的待刻蚀层，直至暴露出衬底表面。本发明可弥补刻蚀过程中负载效应带来的问题，使得图形稀疏区刻蚀后的形成的刻蚀层具有良好的形貌。
- 一种快速降低热板温度的方法-201610498921.4
- 朱治国;朱骏;陈力钧 - 上海华力微电子有限公司
- 2016-06-30 - 2018-12-18 - H01L21/70
- 本发明公开了一种快速降低热板温度的方法，通过从上、下方向对热板表面同时进行冷却，可以使光刻显影涂布机台内的各热板快速降温，缩短机台停止等待作业的时间，从而提高了机台产能。
- 一种基于3D打印技术的曲面薄膜电路的制作方法-201510826813.0
- 李宏强;张月新;魏泽勇;谢乐乐 - 东莞同济大学研究院
- 2015-11-25 - 2018-11-30 - H01L21/70
- 本发明公开了一种基于3D打印技术的曲面薄膜电路的制作方法；包括如下步骤：a、设置基体金属膜，在曲面结构件上设置基体金属膜；b、涂光刻胶，在a步骤中得到的金属膜上旋涂光刻胶；c、使用3D打印机打印出带有电路微结构的掩膜板；d、曝光，将掩膜板置于涂设光刻胶的曲面结构件上进行曝光处理，并得到曝光后的曲面结构件；e、显影，将d步骤中得到的曲面结构件置于显影剂中显影，并得到显影后的曲面结构件；f、腐蚀，取下掩膜板后使用腐蚀剂腐蚀e步骤中得到的曲面结构件。本发明能真正意义上实现薄膜电路的制作；其成本低、可批量生产；其精度高而且实现的曲面薄膜电路可以是任意曲面形状。
- 集成电路芯片湿处理装置-201820465668.7
- 倪党生 - 上海思恩装备科技有限公司
- 2018-03-30 - 2018-10-12 - H01L21/70
- 本实用新型提出一种集成电路芯片湿处理装置，包括：振动装置、承载体、抖动机构及活动连接结构；承载体通过所述活动连接结构挂载在振动装置上；所述活动连接结构包括设置于所述振动装置的下端的第一连接件、设置于所述承载体的上端的第二连接件，所述第二连接件可相对所述第一连接件上下运动；所述抖动机构连接所述承载体，以带动所述承载体通过所述活动连接结构而相对所述振动装置上下抖动，且所述承载体的上下抖动的范围小于等于所述第二连接件可相对所述第一连接件上下运动的范围。可提升基片刻蚀的均匀性。
- 致使对集成电路的逆向工程更加困难的集成电路制造方法、以及对应的集成电路-201510490352.4
- P·弗纳拉;C·里韦罗;G·鲍顿 - 意法半导体(鲁塞)公司
- 2015-08-11 - 2018-07-31 - H01L21/70
- 本发明的各个实施例涉及：致使对集成电路的逆向工程更加困难的集成电路制造方法、以及对应的集成电路。一种集成电路，其包括具有形成在其上的多个功能块的衬底。至少两个相同的功能块分别设置在集成电路上的两个或更多个不同位置处。提供了在功能块的内部和/或邻近区域中的电无源伪模块，其中至少两个不同的电无源伪模块被包括在该至少两个相同的功能块的内部和/或邻近区域中。
- 一种TFT基板及其制造方法及显示屏-201710016400.5
- 赵雁飞 - 昆山国显光电有限公司
- 2017-01-10 - 2018-07-17 - H01L21/70
- 本申请公开了一种TFT基板，包括基板本体，以及分别设置在基板本体上的源极、漏极和与源极、漏极连接的有源层，其中，位于同一排晶化线条的源极、漏极和有源层所构成的等效电阻包含至少三种不同的阻值。这样，位于同一排晶化线条的像素的亮度不完全相同，从而弱化因像素发光相同而使得显示屏出现一排一排线条的现象。本申请还公开一种TFT基板的制造方法及显示屏。
- 埋入式导电配线的制作方法-201410503152.3
- 张启民 - 欣兴电子股份有限公司
- 2014-09-25 - 2017-12-08 - H01L21/70
- 一种埋入式导电配线的制作方法，包括下列步骤提供一基板；于基板的上表面形成第一凹槽区域；于基板的上表面形成导电层，导电层包括一导电图案，导电图案填入第一凹槽区域内并且凸出于基板的上表面，导电图案的侧壁形成一第二凹槽区域，第二凹槽区域内具有导电层的部分厚度；于导电层上形成第一牺牲图案，第一牺牲图案填入第二凹槽区域内并且凸出于导电图案的上表面，第一牺牲图案的侧壁形成一第三凹槽区域，第三凹槽区域暴露导电图案；将导电层进行电镀处理，使导电图案增厚；移除第一牺牲图案及第二凹槽区域内的导电层。
- 半导体生产中关键尺寸的控制方法-201410425528.3
- 王希军 - 武汉新芯集成电路制造有限公司
- 2014-08-26 - 2017-10-24 - H01L21/70
- 本发明涉及半导体制造领域，尤其涉及一种半导体生产中关键尺寸的控制方法。包括提供一半导体衬底，于半导体衬底的表面旋涂一层光阻，并采用具有目标图形的光罩对光阻进行曝光后，以在光阻上形成保留区域；采用一辅助光罩对光阻再次进行曝光，以对保留区域的图形进行修正；其中，辅助光罩与保留区域水平方向的相对位置为一固定的位置参数；对光阻进行显影工艺后，以于晶圆上形成具有目标图形的光阻层。通过本发明的方法，利用设计一层辅助光罩，并修正两层光罩之间的重叠参数，能够在32nm或跟高级的制程下，有效克服光学临近效应所照成的特征尺寸差距过大的问题，能有效将特征尺寸差距控制在1nm之内。
- 一种曲面上精密薄膜电路制作方法-201610669817.7
- 王列松;薛新忠;高永全;朱小明 - 苏州华博电子科技有限公司
- 2016-08-16 - 2017-10-13 - H01L21/70
- 本发明公开了一种曲面上精密薄膜电路制作方法，包括以下步骤a)在需要制作电路的工件表面一次性溅射或蒸发多层电路金属层和由内到外为Cr/Cu的双金属辅助层；b)在双金属辅助层上表面对应于需要腐蚀掉的多层电路金属层的位置上微接触印刷烷烃硫醇分子形成腐蚀双金属辅助层的掩膜；c)腐蚀掉烷烃硫醇分子掩膜保护区域外的双金属辅助层；d)脱附烷烃硫醇分子掩膜；e)腐蚀掉剩余双金属辅助层的金属Cu，形成Cr掩膜；f)以剩余辅助层的Cr为掩膜对多层电路金属层电镀金；g)以电镀的金为掩膜腐蚀掉剩余双金属辅助层的金属Cr以及金掩膜外的多层电路金属层，形成所需薄膜电路。
- 切削装置-201410130228.2
- 香西宏彦 - 株式会社迪思科
- 2014-04-02 - 2017-05-17 - H01L21/70
- 本发明提供一种切削装置。能够防止因被加工物的大口径化所引起的装置面积的增大，并且能够提高生产率。切削装置（1）具备第一和第二切削构件（8a、8b），它们设置于导轨构件（52）的一个外侧面（52a），且能够在第一Y轴导轨（61a）上移动；第三和第四切削构件（8c、8d），它们设置于另一个侧面（52b），且能够在第二Y轴导轨上移动。第一切削构件的第一主轴（81a）和第二切削构件的第二主轴（81b）以悬垂状态配设成使切削刀具（82a、82b）对置，第三切削构件的第三主轴（81c）和第四切削构件的第四主轴（81d）以悬垂状态配设成使切削刀具（82c、82d）对置。第一及第三主轴构成为能够以在X轴方向上并列的方式移动，第二及第四主轴构成为能够以在X轴方向上并列的方式移动。
- 一种氮化铝基薄膜电路制作方法-201410259304.X
- 曹乾涛;李红伟;龙江华;宋志明 - 中国电子科技集团公司第四十一研究所
- 2014-06-12 - 2017-05-17 - H01L21/70
- 本发明公开一种具备锡焊功能表面镀层结构和异形状特征的氮化铝基薄膜电路制作方法，包括以下步骤步骤101清洗氮化铝基片。步骤102将氮化铝基片设置形成正面和反面具有金属种子层薄膜。步骤103在正面的金属种子层薄膜上使用光刻刻蚀工艺制备形成含异形状特征的电路图形。步骤104激光加工氮化铝基薄膜电路的内部矩形通孔、或内部矩形通孔与外形异常部分。步骤105稀盐酸处理。步骤106制备锡焊功能表面镀层。步骤107使用砂轮划片机划切氮化铝基薄膜电路的外形常规部分。解决现有技术制作具备锡焊功能表面镀层结构和异形状特征的氮化铝基薄膜电路过程中存在的可靠性低、金属导带镀层恶化的问题。
- 一种基于激光投影技术的曲面薄膜电路制作方法-201510826812.6
- 李宏强;张月新;魏泽勇;谢乐乐 - 东莞同济大学研究院
- 2015-11-25 - 2016-03-30 - H01L21/70
- 本发明公开了一种基于激光投影技术的曲面薄膜电路制作方法，包括如下步骤：a、设置基体金属膜；b、涂光刻胶；c、利用激光投影系统对涂有光刻胶的曲面结构件进行曝光显影；d、腐蚀，使用腐蚀剂腐蚀c步骤中得到的曲面结构件。利用该方法，曲面薄膜电路在制作上能真正意义上实现、精度高、可以制作任意形状。
- 抗干扰薄膜混合集成电路的集成方法-201510880957.4
- 杨成刚;赵晓辉;苏贵东;聂平健;路兰艳;杨晓琴 - 贵州振华风光半导体有限公司
- 2015-12-04 - 2016-03-23 - H01L21/70
- 抗干扰薄膜混合集成电路的集成方法，是将金属与陶瓷的复合材料用作管基和管帽材料，以满足从低频、中频到高频全频段的屏蔽要求，具体的集成方法是：在预先烧结成型的陶瓷管基、陶瓷管帽的外表面，采用涂覆金属浆料烧结或化学电镀的方式生长所需金属层，再进行半导体集成电路芯片和片式元器件的装贴、引线键合和封帽；这样，管基和管帽用陶瓷材料和金属材料二者有机结合，即实现从低频到高频的电磁屏蔽，使封装内外电磁环境达到良好的隔离，从而实现提高薄膜混合集成电路抗干扰能力的目的。用本方法生产的器件广泛应用于航天、航空、船舶、电子、通讯、医疗设备、工业控制等领域，特别适用于装备系统小型化、高频、高可靠的领域。
- 抗干扰厚膜混合集成电路的集成方法-201510882055.4
- 杨成刚;苏贵东;赵晓辉;黄晓山;刘学林;路兰艳 - 贵州振华风光半导体有限公司
- 2015-12-04 - 2016-03-16 - H01L21/70
- 抗干扰厚膜混合集成电路的集成方法，是将金属与陶瓷的复合材料用作管基和管帽外层的材料，以满足从低频、中频到高频全频段的屏蔽要求，具体的集成方法是：在预先烧结成型的陶瓷管基、陶瓷管帽的外表面，采用涂覆金属浆料烧结或化学电镀的方式生长所需金属层，再进行半导体集成电路芯片和片式元器件的装贴、引线键合和封帽；这样，管基和管帽用陶瓷材料和金属材料二者有机结合，即实现从低频到高频的电磁屏蔽，使封装内外电磁环境达到良好的隔离，从而实现提高厚膜混合集成电路抗干扰能力的目的。用本方法生产的器件广泛应用于航天、航空、船舶、电子、通讯、医疗设备、工业控制等领域，特别适用于装备系统小型化、高频、高可靠的领域。
- 半导体结构的形成方法-201410438415.7
- 禹国宾 - 中芯国际集成电路制造(上海)有限公司
- 2014-08-29 - 2016-03-02 - H01L21/70
- 一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成阻挡层，所述阻挡层内化学键能大于衬底内化学键键能；对所述表面具有阻挡层的衬底进行氧化处理，在所述衬底表面形成界面层，所述界面层位于衬底和阻挡层之间；刻蚀去除所述阻挡层，暴露出界面层表面。本发明通过在衬底表面形成阻挡层，降低氧化处理中氧与衬底表面接触的速率，从而提高氧化处理的氧化温度，以形成高质量的界面层，进而提高半导体结构的电学性能和可靠性。
- 半导体结构及其制造方法-201410344941.7
- 黃玉廷;林翔伟 - 台湾积体电路制造股份有限公司
- 2014-07-18 - 2015-11-11 - H01L21/70
- 本发明提供了一种用于形成半导体结构的方法。根据一些实施例，该方法包括提供衬底和形成在衬底上方的导电部件；在导电部件上方形成低k介电层；形成与导电部件对准的接触沟槽；以及选择性生长密封层，其中，密封层是形成在接触沟槽的侧壁上的单分子层。本发明还提供了半导体结构。
- 一种制作含侧面图形的陶瓷薄膜电路的方法及高精度夹持装置-201410817425.1
- 李彦睿;王春富;何建 - 中国电子科技集团公司第二十九研究所
- 2015-08-03 - 2015-07-29 - H01L21/70
- 本发明公开了一种制作含侧面图形的陶瓷薄膜电路的方法及高精度夹持装置，涉及一种激光扫描工艺制作含侧面图形的陶瓷薄膜电路的方法，旨在针对现有技术的问题，提供一种高可生产性的陶瓷薄膜电路侧面图形制作方法，以改善现有产品存在的棱边连接可靠性低，对位精度差，设计复杂等问题。本发明技术要点包括：将陶瓷基片加工成梳状；梳状陶瓷基片的正面与侧面同时金属化绘制正面图形；蚀刻侧面定位点；分离梳齿形成单个梳齿陶瓷基片；绘制侧面图形等。
- 一种集成无源器件的制备方法-201310493375.1
- 戚德奎;张海芳 - 中芯国际集成电路制造（上海）有限公司
- 2013-10-18 - 2015-04-29 - H01L21/70
- 本发明涉及一种集成无源器件的制备方法，包括：提供衬底，在所述衬底上形成有相互隔离的第一底部金属层和第二底部金属层，所述底部金属层之间形成有间隙；在所述衬底上和底部金属层上沉积PETEOS层，以填充所述间隙；在所述正硅酸乙酯层上沉积高密度等离子体氧化物层；执行平坦化步骤至所述正硅酸乙酯层。在本发明中选用PETEOS 20K+10K HDP工艺，虽然在HDP氧化物沉积后由于HDP也会带来较大的应力，但是由于在后续的CMP过程中，绝大多数的HDP氧化物层都会被研磨掉，最终只保留下TEOS层和极少的HDP氧化物，所以相比其它条件，在通孔蚀刻后，不会造成介电层的碎裂，很好的解决了现有技术中存在的问题。
- 一种制备小间距LED全彩显示阵列的方法-201410730418.8
- 李璟;杨华;王国宏;王军喜;李晋闽 - 中国科学院半导体研究所
- 2014-12-04 - 2015-03-25 - H01L21/70
- 本发明公开了一种制备小间距LED全彩显示阵列的方法，包括：在透明面板正面的四周边缘制备金属电极，所述金属电极包括行金属电极和列金属电极；将正装LED芯片直接固晶到透明面板正面的中间区域，排成阵列；通过打金线方式连接每行芯片的P电极，并与透明面板边缘的行金属电极相连；通过打金线方式连接每列芯片的N电极，与透明面板边缘的列金属电极相连；在透明面板正面进行封胶保护，形成封装胶，并在封装胶表面制作反射镜。本发明由于不需要电绝缘层，因此小间距LED全彩显示阵列的成品率增加，坏点(不亮芯片)减少；制备小间距LED全彩显示阵列的工艺步骤大大简化，提高了生产效率，降低了成本。
- 低温度系数多晶硅电阻的制造方法-201410604403.7
- 袁苑;陈瑜 - 上海华虹宏力半导体制造有限公司
- 2014-10-30 - 2015-01-28 - H01L21/70
- 本发明公开了一种低温度系数多晶硅电阻的制造方法，步骤包括：1)硅衬底上生长多晶硅膜；2)P型低浓度掺杂；3)高阻多晶硅的光刻曝光显影，在高阻多晶硅以外区域进行N型掺杂；4)去除光刻胶，沉积氮化硅膜；5)一次刻蚀形成N型多晶硅和高阻多晶硅；6)浅掺杂漏注入，生长氮化硅，刻蚀掉字线上和高阻多晶硅上的氮化硅；7)对源漏和部分高阻多晶硅进行P型重掺杂，形成P型源漏和P型多晶硅。该方法通过互掺杂，在光刻版最少的情况下，在低温度系数多晶硅电阻的制造工艺中实现了高阻多晶硅、低阻P型多晶硅和N型多晶硅的同时形成。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
