[发明专利]半导体器件及其制程方法在审
| 申请号： | 202211275586.3 | 申请日： | 2022-10-18 |
| 公开（公告）号： | CN115763363A | 公开（公告）日： | 2023-03-07 |
| 发明（设计）人： | 薛广杰;李乐;周俊 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/764 | 分类号： | H01L21/764;H01L21/768;H01L23/538 |
| 代理公司： | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人： | 黎坚怡 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种半导体器件及其制程方法。该半导体器件的制程方法包括：提供半导体结构，半导体结构包括半导体衬底、位于半导体衬底上的栅极，以及覆盖半导体衬底和栅极的层间介质层；半导体结构具有第一源/漏区和第二源/漏区；在第一源/漏区和/或第二源/漏区上形成第一连通孔和第一空气孔；其中，在X方向和/或Y方向上，相邻两个第一连通孔之间设置有至少一个第一空气孔；X方向为栅长方向，X方向与Y方向垂直；封闭第一空气孔的孔口以在第一空气孔中形成第一空腔；在第一连通孔中填充导电材料。该半导体器件的制程方法能够减小相邻两个第一连通孔之间的寄生电容，有效减弱了制得的半导体器件的寄生电容对其射频性能的影响。 | ||
| 搜索关键词： | 半导体器件 及其 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211275586.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种动态随机存储器结构及其形成方法-201810911361.X
- 请求不公布姓名 - 长鑫存储技术有限公司
- 2018-08-10 - 2023-10-27 - H01L21/764
- 本发明涉及半导体生产领域，公开了一种动态随机存储器结构，包括具有位元线和字元线的半导体衬底、位于所述位元线的两侧以及所述字元线间隔的区域的上方的插塞孔以及设置于所述插塞孔的两侧的复合电介质层，所述复合电介质层包括第一位线间隔层、第二位线间隔层以及位于所述第一位线间隔层和所述第二位线间隔层的空气间隔。该动态随机存储器结构中采用具有极低介电常数的空气作为电介质材料，从而减少电容连接线间的寄生电容，提高了该动态随机存储器的性能。
- 具有气隙的存储器阵列-202310389071.4
- P·凡蒂尼;P·泰萨里欧;E·瓦雷西;L·弗拉汀 - 美光科技公司
- 2023-04-12 - 2023-10-20 - H01L21/764
- 本申请涉及具有气隙的存储器阵列。描述了用于电子存储器的技术。一种用于形成存储器阵列的方法可包含形成存储器单元、在字线之间形成介电材料以及在所述介电材料的侧壁上形成密封材料。所述方法还可包含移除所述密封材料的至少一部分以暴露所述介电材料。并且，所述方法可包含在所述介电材料中形成一或多个空隙，其中所述一或多个空隙可将所述字线彼此分离。所述存储器阵列可包含所述存储器单元、所述字线、支柱和支架，其中所述字线可通过所述一或多个空隙彼此分离以形成气隙。
- NAND闪存器件及其形成方法-202010009502.6
- 韩亮;王海英 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2020-01-06 - 2023-10-13 - H01L21/764
- 一种NAND闪存器件及其形成方法，方法在形成第一源漏掺杂区之后，刻蚀减薄第一初始间隙壁结构，使第一初始间隙壁结构形成第一间隙壁结构；形成第一间隙壁结构之后，在第一槽中形成底部介质层；形成底部介质层之后，去除第一间隙壁结构，以在底部介层和第一栅极结构之间、以及底部介质层和第二栅极结构之间形成第一开口；在第一开口的内壁和第一开口上、以及底部介质层上形成顶部介质层，第一槽中底部介质层分别和第一栅极结构和第二栅极结构之间具有第一空隙，第一空隙被顶部介质层的材料包裹；形成贯穿顶部介质层和底部介质层的第一导电连接结构，第一导电连接结构与第一源漏掺杂区电学连接。上述的方案，可以提高NAND闪存器件的成品率。
- 半导体结构及其制作方法-202310923103.4
- 严勋;杨正杰 - 长鑫科技集团股份有限公司
- 2023-07-24 - 2023-09-19 - H01L21/764
- 本申请实施例提供一种半导体结构及其制作方法，其中，半导体结构包括：多个导电线结构；相邻的两个导电线结构之间具有第一沟槽；隔离结构，部分填充第一沟槽且具有中空结构；中空结构的顶部开口尺寸小于中空结构的中部开口尺寸；隔离结构与两侧相邻的导电线结构之间均具有第二沟槽；盖层，至少覆盖导电线结构和隔离结构，中空结构与盖层形成有第一气隙；第二沟槽与盖层形成有第二气隙。
- 一种存储器件的制作方法及存储器件-202210204330.7
- 曹新满;夏军;李逛城 - 长鑫存储技术有限公司
- 2022-03-03 - 2023-09-15 - H01L21/764
- 本公开提供一种存储器件的制作方法及存储器件，该制作方法包括：提供衬底，所述衬底包括阵列区以及位于所述阵列区外部的外围区；在所述阵列区内形成多条间隔排列的位线结构，所述位线结构的顶部和侧壁形成有隔离结构，在相邻所述位线结构之间形成有电容接触孔；形成初始接触层，所述初始接触层覆盖所述电容接触孔、所述隔离结构以及所述外围区；图案化所述初始接触层，以所述图案化后的所述初始接触层为掩膜刻蚀部分所述隔离结构，以形成气隙。
- 半导体设备及其制造方法-202310209763.6
- 金俊植 - 爱思开海力士有限公司
- 2023-03-07 - 2023-09-12 - H01L21/764
- 本公开的实施例涉及一种半导体设备及其制造方法。本发明的实施例提供了一种制造半导体设备的方法，该方法能够缓解在衬底与栅极绝缘层之间的界面处形成的悬空键。根据本发明的一个实施例，一种半导体设备包括：设备隔离层，在衬底中限定多个有源区域，该设备隔离层包括第一区域和第二区域，在该第一区域，有源区域沿着第一方向以第一间隔彼此间隔开，在该第二区域，有源区域沿着第一方向以第二间隔彼此间隔开，第二间隔比第一间隔更宽；栅极沟槽，在第一方向上延伸以穿过有源区域和设备隔离层；以及掩埋栅极结构，间隙填充栅极沟槽，其中设备隔离层的一部分包括在下部中作为氢袋的气隙。
- 半导体结构及半导体制造方法-202210937191.9
- 林猷颖;黄仲麟 - 南亚科技股份有限公司
- 2022-08-05 - 2023-09-05 - H01L21/764
- 一种半导体结构包括半导体基材、位于半导体基材的沟槽中的间隔物，其中间隔物包括两个沟槽氮化物层和夹在两个沟槽氮化物层之间的空隙。第一氮化物层用以密封两个沟槽氮化物层之间的空间隙的暴露开口。第二氮化物层在第一氮化物层之上，其中第二氮化物层具有比第一氮化物层高的密度。第三氮化物层具有位于第二氮化物层上方的第一部分和设置在两个沟槽氮化物层的侧壁上的第二部分。通过氮化物层的原子层沉积来修复两个沟槽氮化物层的蚀刻损伤，以减少从位元线结构到电池容器接触和电池容器的电流泄漏。
- 半导体结构的制备方法以及半导体结构-202310870269.4
- 李浩然;杨志 - 长鑫存储技术有限公司
- 2023-07-14 - 2023-08-22 - H01L21/764
- 本公开实施例公开了一种半导体结构的制备方法以及半导体结构，其中，半导体结构的制备方法，包括：提供衬底，衬底包括阵列区和外围区；在阵列区上形成多个间隔排布的着陆垫结构，以及在外围区上形成第一导电层，着陆垫结构的至少一侧形成有牺牲间隔层；其中，相邻两个着陆垫结构之间存在空隙；在着陆垫结构和第一导电层上形成介质层，其中，介质层覆盖空隙的开口；在外围区的介质层上形成第二导电层；去除阵列区的介质层，暴露空隙；去除牺牲间隔层，以形成气隙。
- 半导体器件及其制造方法-202310088999.9
- H·韦伯 - 英飞凌科技奥地利有限公司
- 2023-01-29 - 2023-07-28 - H01L21/764
- 公开了一种用于形成半导体器件的方法和半导体器件。该方法包括：在SiC半导体本体的内部区和边缘区中形成具有多个沟槽的沟槽结构，使得沟槽结构从半导体本体的第一表面穿过第二半导体层延伸到第一半导体层中，并且使得沟槽结构在第二半导体层中形成多个台面区；以及至少部分地在内部区中的台面区中的每一个中形成至少一个晶体管单元。形成每个晶体管单元包括形成至少一个补偿区，形成至少一个补偿区包括经由沟槽的侧壁将第二掺杂类型的掺杂剂原子注入到内部区中的台面区中，并且在内部区中的台面区的每一个中形成至少一个补偿区包括用注入掩模至少部分地覆盖边缘区。
- 空气隙形成方法-201811038068.3
- 杨军 - 长鑫存储技术有限公司
- 2018-09-06 - 2023-06-16 - H01L21/764
- 本公开提供了一种空气隙形成方法，属于半导体技术领域。该方法包括：形成第一介电层内的多个相互隔离的金属线；在所述第一介电层上沉积第二介电层；在所述金属线之间的区域形成从所述第二介电层开口的沟槽，所述沟槽的底部位于所述第一介电层内，且所述沟槽与所述金属线之间被所述第一介电层的材料隔开；在所述第二介电层上沉积第三介电层，使所述第三介电层覆盖所述沟槽的开口，形成所述金属线之间的空气隙；其中，所述第三介电层在所述第二介电层上的沉积速率大于所述第三介电层在所述第一介电层上的沉积速率。本公开可以有效地形成半导体器件中的空气隙，降低金属线之间的寄生电容，且形成过程的工艺流程简单，适用性强。
- 制造包括限定气隙的二维材料层的半导体器件的方法-202211453174.4
- 安星柱;尹祯秀;李昭荣;申建旭 - 三星电子株式会社
- 2022-11-21 - 2023-05-23 - H01L21/764
- 提供了一种制造包括限定气隙的二维材料层的半导体器件的方法和自该方法制造的半导体器件。制造半导体器件的方法包括：在基板上形成结构，其中该结构具有开口；将基板装载到工艺室中；在结构的上表面上形成至少一个二维材料层以覆于开口上并形成气隙，其中气隙的上部由至少一个二维材料层限定；以及从工艺室卸载基板。
- 制造半导体装置的方法-202111568443.7
- 王治权;赖振益 - 南亚科技股份有限公司
- 2021-12-21 - 2023-04-18 - H01L21/764
- 一种制造半导体装置的方法包括形成第一导体结构在基材上、形成第一间隔物在第一导体结构的侧壁上、形成牺牲层在第一间隔物的侧壁上、形成第二间隔物在牺牲层的侧壁上、形成第二导体结构相邻于第二间隔物、以及移除牺牲层以形成气隙。移除牺牲层以形成气隙的方法包括提供第一气体以形成在第一气压的第一阶段、提供第二气体和第一气体以形成在第一气压的第二阶段、提供第三气体、第二气体和第一气体以形成在第一气压的第三阶段、以及提供第一气体以形成在第二气压的第四阶段，其中第二气压低于第一气压。牺牲层在第三阶段中移除。提升气相蚀刻工艺的稳定性而改善蚀刻选择比，借此降低间隔物的损失从而提升半导体装置良率。
- 存储元件及其制造方法-201910202942.0
- 陈皇男 - 华邦电子股份有限公司
- 2019-03-18 - 2023-04-18 - H01L21/764
- 本发明提供一种存储元件及其制造方法，所述存储元件包括：基底、多个接触窗以及多个空气间隙。基底具有多个有源区。接触窗分别配置在有源区的端点上。空气间隙分别环绕接触窗的侧壁。
- 真空隧穿器件及制造其的方法-202210973702.2
- 田昌勳;张宰银;许秀珍;金昭熙;张岘瑀;崔箕洵 - 三星电子株式会社;大邱庆北科学技术院
- 2022-08-15 - 2023-04-11 - H01L21/764
- 提供了一种真空隧穿器件和制造该真空隧穿器件的方法，所述方法包括：在基底上形成隧穿器件；在基底上形成绝缘夹层，使得绝缘夹层具有暴露隧穿器件的开口；以及在真空腔室中执行倾斜沉积工艺，以在绝缘夹层上形成密封层，使得密封层填充开口的上部。
- 具有超高深宽比的深沟槽隔离结构的制作方法-202211397249.1
- 李琳;谈娟;王妍;管毓崧;唐阿鑫;李宗旭;梁金娥;张守龙 - 华虹半导体（无锡）有限公司
- 2022-11-09 - 2023-03-14 - H01L21/764
- 本申请提供一种具有超高深宽比的深沟槽隔离结构的制作方法，包括：提供一衬底，衬底上依次形成有第一介质层、第一氮化硅层、第二介质层、第二氮化硅层和第三介质层，其中，第一氮化硅层、第一介质层和衬底中形成有浅沟槽隔离结构；刻蚀第三介质层、第二氮化硅层、第二介质层、浅沟槽隔离结构和衬底以形成深沟槽隔离结构的沟槽；在沟槽的内壁上形成衬氧化层；在沟槽中沉积第一高密度等离子体膜层；在沟槽中沉积高深宽比工艺膜层，以形成气隙；在沟槽中沉积第二高密度等离子体膜层。根据本申请，确保深沟槽隔离结构中形成的气隙的侧壁和深沟槽隔离结构的侧壁之间有足够大的距离的同时尽可能的压低气隙的高度，最大限度的提高器件的隔离电压。
- 防止过孔穿通的无掩模气隙-201580083344.6
- M.钱德霍克;T.R.尤恩金;E.汉;J.S.乔拉;M.克里萨克;H.J.刘;T.A.特罗尼克 - 英特尔公司
- 2015-09-23 - 2023-03-14 - H01L21/764
- 第一刻蚀停止层被沉积在衬底上的绝缘层上的多个导电特征上。第二刻蚀停止层被沉积在导电特征之间的气隙之上。第一刻蚀停止层被刻蚀以形成到导电特征中的至少一个的过孔。
- 半导体器件及其制程方法-202211275586.3
- 薛广杰;李乐;周俊 - 武汉新芯集成电路制造有限公司
- 2022-10-18 - 2023-03-07 - H01L21/764
- 本申请提供一种半导体器件及其制程方法。该半导体器件的制程方法包括：提供半导体结构，半导体结构包括半导体衬底、位于半导体衬底上的栅极，以及覆盖半导体衬底和栅极的层间介质层；半导体结构具有第一源/漏区和第二源/漏区；在第一源/漏区和/或第二源/漏区上形成第一连通孔和第一空气孔；其中，在X方向和/或Y方向上，相邻两个第一连通孔之间设置有至少一个第一空气孔；X方向为栅长方向，X方向与Y方向垂直；封闭第一空气孔的孔口以在第一空气孔中形成第一空腔；在第一连通孔中填充导电材料。该半导体器件的制程方法能够减小相邻两个第一连通孔之间的寄生电容，有效减弱了制得的半导体器件的寄生电容对其射频性能的影响。
- 半导体结构及其形成方法-202111005927.0
- 李琨琨;李志国;刘玉丽;隋振超 - 中芯北方集成电路制造（北京）有限公司
- 2021-08-30 - 2023-03-03 - H01L21/764
- 一种半导体结构及其形成方法，其中方法包括：提供衬底；在所述衬底上形成若干相互独立的字线栅，所述字线栅顶面具有缓冲层；形成第一保护层和牺牲层，所述第一保护层位于衬底表面、以及字线栅和缓冲层的侧壁面，所述牺牲层位于字线栅和缓冲层侧壁面的第一保护层上；形成第一介质层；回刻蚀第一介质层，直至暴露出所述缓冲层和牺牲层的顶面；回刻蚀第一介质层后，去除牺牲层和缓冲层，在相邻字线栅之间形成凹槽；在形成所述凹槽之后，刻蚀字线栅侧壁的第一保护层，形成第二保护层；在字线栅和第一介质层表面形成第二介质层，以在相邻字线栅之间形成空气侧墙。所述形成方法能够提高所形成的半导体结构的性能。
- 半导体存储器结构及其形成方法-202110642525.5
- 颜宏戎;曾铃君;王春杰;欧阳自明 - 华邦电子股份有限公司
- 2021-06-09 - 2022-12-09 - H01L21/764
- 本发明提供一种半导体存储器结构及其形成方法，其中，该形成方法包含形成多个导线结构于半导体基底之上，以及形成多个间隔物结构沿着导线结构的侧壁。每一个间隔物结构包含第一间隔物。此方法还包含形成多个介电长条横跨导线结构，形成多个导电长条延伸于介电长条和导线结构上方，对导电长条进行图案化工艺以形成多个导电垫，以及移除每一个间隔物结构的第一间隔物，以形成间隙于每一个间隔物结构中。
- 半导体器件及其制造方法-202211185301.7
- 赵常宝;叶国梁;盛备备 - 武汉新芯集成电路制造有限公司
- 2022-09-27 - 2022-12-02 - H01L21/764
- 本发明提供一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供一基底，所述基底中形成有通孔；形成第一绝缘层于所述通孔的内表面；采用电化学电镀工艺形成第一金属层于所述通孔中的所述第一绝缘层的表面；填充第二绝缘层于所述通孔中，所述第二绝缘层中形成有空洞。本发明的技术方案能够在实现对具有超大宽度的通孔进行填充，以使得半导体器件具有很高的通流能力的同时，还能大幅降低对通孔进行填充的工艺难度以及制造成本。
- 半导体结构及其制造方法-202010093325.4
- 南昌铉;吕寅准 - 夏泰鑫半导体（青岛）有限公司
- 2020-02-14 - 2022-11-08 - H01L21/764
- 本发明公开案揭露了一种半导体结构及其制造方法，其具有衬底；设置在衬底上的信号线结构；设置在衬底上的隔离物；以及设置在信号线结构和隔离物之间的气隙。所述气隙具有第一区域和在第一区域下方的第二区域。第一区域的宽度不同于第二区域的宽度。
- 一种改善NAND flash空气间隙中介质材料残留的方法-202210702808.9
- 陈彩云;张磊;陈昊瑜 - 上海华力集成电路制造有限公司
- 2022-06-21 - 2022-09-02 - H01L21/764
- 本发明提供一种改善NAND flash空气间隙中介质材料残留的方法，单元区设有间隔排布的多个字线结构；在字线结构之间填充介质层；在填充满的介质层上及字线结构顶部覆盖一层氧化层；旋涂光刻胶，经曝光、显影将单元区暴露，周围器件区仍被光刻胶覆盖，将周围器件区上的光刻胶作为阻挡层，刻蚀单元区以去除字线结构上半部分的介质层以及氧化层，将字线结构上半部分暴露出；在暴露出的字线结构上覆盖一层镍，之后进行退火处理，使得被暴露出的字线结构形成为硅化镍；将字线结构之间剩余的介质层去除。本发明的改善NANDflash空气间隙中介质材料残留的方法，通过将SiN去除工艺移到硅化镍之后，可以去除高深宽比带来的影响，避免最终形成残留物。
- 半导体结构及其形成方法-202210526338.5
- 郭帅 - 长鑫存储技术有限公司
- 2022-05-16 - 2022-08-26 - H01L21/764
- 本公开涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：形成衬底，所述衬底内包括多条字线，所述字线沿第一方向延伸；于所述衬底上形成多个电容触点、以及位于相邻所述电容触点之间、且沿所述第一方向延伸的电容触点隔离层，所述电容触点隔离层至少包括沿第二方向依次排布的第一电容触点隔离层、第一电容触点牺牲层和第二电容触点隔离层；形成多个电容接触焊垫，相邻所述电容接触焊垫之间具有第一沟槽；沿所述第一沟槽去除所述第一电容触点牺牲层，于所述电容触点隔离层内形成第一空气隙。本公开一些实施例降低相邻电容触点之间的电容耦合效应，改善了半导体结构的性能。
- 半导体结构的制造方法及半导体结构-202110003495.3
- 李婷;周厚宏 - 长鑫存储技术有限公司
- 2021-01-04 - 2022-07-08 - H01L21/764
- 本发明实施例提供一种半导体结构的制造方法和半导体结构，制造方法包括：提供基底，所述基底内具有电接触层；在所述基底上形成绝缘层，所述绝缘层内具有贯穿所述绝缘层的通孔，且所述通孔露出所述电接触层的表面；在所述通孔的侧壁形成侧墙层；形成第一隔离层，所述第一隔离层覆盖所述侧墙层的表面以及所述绝缘层暴露的表面；去除所述侧墙层，形成位于所述第一隔离层与所述绝缘层之间的间隙；形成填充所述通孔的导电层，所述导电层与所述电接触层电连接。本发明实施例提供的半导体结构的制造方法能够有效降低半导体结构的寄生电容。
- 存储器及其形成方法-201911175242.3
- 陈洋 - 长鑫存储技术有限公司
- 2019-11-26 - 2022-06-24 - H01L21/764
- 本发明实施例提供一种存储器及其形成方法，形成方法包括：提供基底，基底上具有位线结构；在位线结构侧壁形成第一隔离层；在第一隔离层侧壁形成牺牲层，第一隔离层位于牺牲层与位线结构之间，且牺牲层的材料为含碳材料；在牺牲层侧壁形成第二隔离层，且牺牲层位于第二隔离层与第一隔离层之间；采用灰化工艺去除牺牲层，在第一隔离层与第二隔离层之间形成空气间隙。本发明实施例有利于改善形成的存储器的性能。
- 气隙隔离结构-202111448157.7
- B·T·库奇;S·P·埃杜苏米利;J·A·康塔洛夫斯基;C·E·考尔多什;刘森 - 格芯（美国）集成电路科技有限公司
- 2021-11-30 - 2022-06-03 - H01L21/764
- 本公开涉及半导体结构，更具体地涉及气隙隔离结构及制造方法。该结构包括：体衬底材料；第一气隙隔离结构，其位于体衬底材料中并具有第一纵横比；以及第二气隙隔离结构，其位于体衬底材料中并具有不同于第一纵横比的第二纵横比。
- 一种半导体器件制造工艺中位线空气间隔的形成方法-202210483205.4
- 郭炳容 - 成都高真科技有限公司
- 2022-05-06 - 2022-06-03 - H01L21/764
- 本发明公开了一种半导体器件制造工艺中位线空气间隔的形成方法，属于半导体制造领域，包括步骤：在半导体器件制造工艺中形成位线后，在位线上依次顺序沉积SiN/C/SiN形成三层薄膜，在位线与位线之间形成连接凹槽，对连接凹槽进行填充形成接触；之后将位线侧壁上沉积的SiN/C/SiN层中最外层SiN层去除，使SiN/C/SiN层中的C层露出；然后进行等离子体灰化处理去除C层从而形成空气间隔；接着在形成的空气开口处的上部连续沉积第一金属层和第二金属层后，再进行图案化处理，形成位线空气间隔。本发明在不造成图案损坏的情况下使寄生电容减少，且实现不另外沉积封盖膜质以及空气间隔蚀刻工艺，从而使图案损伤最小化。
- 气隙栅极侧壁间隔件及方法-201711059486.6
- 丹尼尔·恰尼莫盖姆;恩德·拉伯特;谢瑞龙;拉尔斯·赖柏曼;尼格尔·凯夫;古拉密·波奇 - 格芯(美国)集成电路科技有限公司
- 2017-11-01 - 2022-05-17 - H01L21/764
- 本发明涉及气隙栅极侧壁间隔件及方法，所揭示为集成电路(IC)结构和其形成方法。在该方法中，在沟道区域上形成具有牺牲性栅极盖和牺牲性栅极侧壁间隔件的栅极。该盖和侧壁间隔件被移除，形成空穴，其具有位于该栅极的侧壁和相邻金属栓塞之间的下部部分以及具有在该下部部分和该栅极上方的上部部分。沉积第一介电质层，在该下部部分中形成气隙并对齐该上部部分。沉积第二介电质层，填补该上部部分。在形成栅极接点开口(视需要在主动区上)期间，该第二介电质层被移除而该第一介电质层被非等向性蚀刻，从而曝露该栅极并产生具有下气隙段和上实心段的介电质间隔件。沉积进入开口内的金属形成该栅极接点。
- 用于集成电路的浅沟槽隔离-201811544217.3
- 古尔巴格·辛格;陈信吉;庄坤苍 - 台湾积体电路制造股份有限公司
- 2018-12-17 - 2022-04-19 - H01L21/764
- 本公开实施例描述了可以在浅沟槽隔离结构(STI)结构中形成气隙的制造方法。例如，方法包括图案化衬底上方的半导体层以形成半导体岛并且氧化半导体岛的侧壁表面以在侧壁表面上形成第一衬垫。此外，该方法包括在第一衬垫和衬底上方沉积第二衬垫，以及在半导体岛之间沉积第一介电层。去除第一介电层和第一衬垫之间的第二衬垫以在第一介电层和第一衬垫之间形成开口，并且在第一介电层上方沉积第二介电层以封闭开口并且在第一介电层和第一衬垫之间形成气隙，使得气隙沿着第一衬垫设置。本发明实施例涉及用于集成电路的浅沟槽隔离。
- 半导体结构及其形成方法-202210013964.4
- 刘宇恒;左明光 - 长鑫存储技术有限公司
- 2022-01-07 - 2022-04-19 - H01L21/764
- 本申请提供一种半导体结构及其形成方法，其中，所述方法包括：提供半导体衬底，所述半导体衬底的表面形成有功能结构，所述功能结构的侧壁依次形成有第一初始间隔层、牺牲间隔层和第二初始间隔层；所述第一初始间隔层和所述第二初始间隔层均由电介质材料构成；氧化处理部分所述第一初始间隔层和部分所述第二初始间隔层，形成牺牲层；同时去除所述牺牲层和所述牺牲间隔层，形成由第一间隔层、空气隙和第二间隔层构成的侧壁结构。通过本申请，能够解决半导体结构制备工艺复杂的问题，不仅简化了侧壁结构的制备工艺，还增大了形成的空气隙的间隙尺寸。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
