[发明专利]具有侧面扩散的沟槽插塞的半导体器件在审
| 申请号： | 202311147153.4 | 申请日： | 2017-05-26 |
| 公开（公告）号： | CN116936457A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 沈明德;张庭芳;吕奎良;林文彬 | 申请（专利权）人： | 力特保险丝公司 |
| 主分类号： | H01L21/76 | 分类号： | H01L21/76;H01L21/763;H01L21/761;H01L21/74;H01L21/762;H01L29/06;H01L29/861;H01L29/866;H01L29/868;H01L29/872;H01L27/08;H01L21/768;H01L23/535 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 张丹 |
| 地址： | 美国伊*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 具有侧面扩散的沟槽插塞的半导体器件。一种半导体器件结构，可以包括衬底，该衬底具有包括第一掺杂剂类型的衬底基底；部署在衬底基底的表面上的半导体层，该半导体层包括第二掺杂剂类型并具有上表面；以及半导体插塞组件，包括部署在半导体层内的半导体插塞，该半导体插塞从半导体层的上表面起延伸并且具有至少等于半导体层的厚度的深度，半导体插塞具有第一边界并且具有第二边界，该第一边界在半导体层内形成，该第二边界在半导体层内形成并且部署成与第一边界相对，其中第一边界和第二边界垂直于衬底基底的表面延伸。 | ||
| 搜索关键词： | 具有 侧面 扩散 沟槽 半导体器件 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力特保险丝公司，未经力特保险丝公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202311147153.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种三维集成电路的制备方法及三维集成电路-202310882738.4
- 张耀辉 - 苏州华太电子技术股份有限公司
- 2023-07-18 - 2023-10-24 - H01L21/76
- 本申请实施例提供了一种三维集成电路的制备方法及三维集成电路。制备方法，包括如下步骤：步骤S1：形成底部器件层；底部绝缘层中具有电连接结构；步骤S2：采用晶圆键合方法形成孤岛隔离层和上方第一器件层的第一半导体层，孤岛隔离层位于底部绝缘层之上，第一半导体层位于孤岛隔离层之上；步骤S3：制备上方第一器件层除第一半导体层以外的结构、以及形成第一层间TSV通孔；第一绝缘层中具有电连接结构，第一层间TSV通孔连接底部绝缘层的电连接结构和第一绝缘层的电连接结构。本申请实施例了解决传统的3D封装芯片的封装技术不能适应芯片的发展方向的技术问题。
- 一种三维集成电路的制备方法及三维集成电路-202310883060.1
- 张耀辉 - 苏州华太电子技术股份有限公司
- 2023-07-18 - 2023-10-24 - H01L21/76
- 本申请实施例提供了一种三维集成电路的制备方法及三维集成电路。制备方法包括形成孤岛隔离层和上方器件层的方法；形成孤岛隔离层和上方器件层的方法具体包括：采用晶圆键合方法在下层的器件层之上形成孤岛隔离层、以及位于所述孤岛隔离层之上自下而上循环设置的硅锗层和硅层，且顶层为硅锗层；对孤岛隔离层之上的硅锗层和硅层进行加工，在所述孤岛隔离层之上形成GAA纳米片晶体管；在GAA纳米片晶体管的基础之上形成全环绕栅极晶体管；形成上方器件层全环绕栅极晶体管以外的结构。本申请实施例解决了传统的芯片制备工艺中的退火光会对已经制备出的部分的加热造成损伤的技术问题。
- 一种三维集成电路的制备方法及三维集成电路-202310882585.3
- 张耀辉 - 苏州华太电子技术股份有限公司
- 2023-07-18 - 2023-10-24 - H01L21/76
- 本申请实施例提供了一种集成电路的制备方法及三维集成电路。制备方法包括如下步骤：形成底部器件层；在底部器件层之上形成第一孤岛隔离层；在第一个孤岛隔离层之上形成上方第一器件层；其中，第一孤岛隔离层用于隔离第一孤岛隔离层向底部器件层的漏电以及隔离形成上方第一器件层的制造工艺的退火工艺的光照。本申请实施例解决了传统的芯片制备工艺中的退火光会对已经制备出的部分的加热造成损伤的技术问题。
- 具有侧面扩散的沟槽插塞的半导体器件-202311147153.4
- 沈明德;张庭芳;吕奎良;林文彬 - 力特保险丝公司
- 2017-05-26 - 2023-10-24 - H01L21/76
- 具有侧面扩散的沟槽插塞的半导体器件。一种半导体器件结构，可以包括衬底，该衬底具有包括第一掺杂剂类型的衬底基底；部署在衬底基底的表面上的半导体层，该半导体层包括第二掺杂剂类型并具有上表面；以及半导体插塞组件，包括部署在半导体层内的半导体插塞，该半导体插塞从半导体层的上表面起延伸并且具有至少等于半导体层的厚度的深度，半导体插塞具有第一边界并且具有第二边界，该第一边界在半导体层内形成，该第二边界在半导体层内形成并且部署成与第一边界相对，其中第一边界和第二边界垂直于衬底基底的表面延伸。
- 包括无边缘晶体管的晶体管电路及其制造方法-202280016896.5
- 岩田大;中辻広志;小川裕之;藤仓荣一;赤岩俊;云晃洋 - 桑迪士克科技有限责任公司
- 2022-01-14 - 2023-10-10 - H01L21/76
- 本发明公开了，第一场效应晶体管包含第一有源区、覆盖在该有源区上面的第一栅极介电质和覆盖在该第一栅极介电质上面的第一栅极电极，该第一有源区包括源极区、漏极区以及位于该源极区与该漏极区之间的沟道区。第二场效应晶体管包含第二有源区、覆盖在该有源区上面的第二栅极介电质和覆盖在该第二栅极介电质上面的第二栅极电极，该第二有源区包括源极区、漏极区以及位于该源极区与该漏极区之间的沟道区。沟槽隔离区围绕该第一有源区和该第二有源区。该第一场效应晶体管包括边缘区，在该边缘区中，该第一栅极电极垂直于该源极区至该漏极区方向延伸经过该有源区，并且该第二场效应晶体管不包括该边缘区。
- 多功能键合焊盘-202280012061.2
- S·巴纳吉;J•P•特尔卡普 - 德克萨斯仪器股份有限公司
- 2022-01-31 - 2023-09-22 - H01L21/76
- 一种电子器件包括位于半导体管芯(111)上的一个或多个多节点焊盘(120，130)，这些多节点焊盘具有彼此间隔开的两个或更多个导电部段(121，122)。导电柱凸块(128)选择性地形成在第一导电部段和第二导电部段(121，122)的部分上，以对半导体管芯(111)的电路系统进行编程或将供电电路(125)耦合到负载电路(136)。多节点焊盘(120，130)可以耦合到半导体管芯(111)中的编程电路，以允许在封装期间对半导体管芯(111)的可编程电路进行编程。多节点焊盘(120，130)具有耦合至供电电路(125)和负载电路(136)的相应导电部段(121，122)，以允许在形成柱凸块之前在晶片探针测试期间进行电流消耗或其他测量，在晶片探针测试中，单独探测第一导电部段和第二导电部段(121，122)。
- 半导体装置-202180090706.X
- 和田惠治;市川大介;郡充秀;泉直希;田中文悟 - 罗姆股份有限公司
- 2021-11-30 - 2023-09-08 - H01L21/76
- 半导体装置包含：芯片，其具有一侧的第一主面及另一侧的第二主面；pn结部，其以沿着所述第一主面延伸的方式形成在所述芯片的内部；器件区，其设置在所述第一主面；第一沟槽构造，其以贯通所述pn结部的方式形成在所述第一主面，并在所述第一主面划分所述器件区；第二沟槽构造，其以贯通所述pn结部的方式形成在所述第一主面，并在比所述第一沟槽构造靠所述器件区侧的区域划分所述器件区。
- 光电转换元件及电子设备-202280009143.1
- 野本和生;安茂博章 - 索尼半导体解决方案公司
- 2022-01-19 - 2023-09-01 - H01L21/76
- 根据本公开的实施方案的光电转换元件包括：设置有传输晶体管的第一半导体层，设置有像素晶体管的第二半导体层和设置有连接至所述传输晶体管的栅极的栅极配线的配线层。在平视图中，所有或部分的所述像素晶体管被布置在连接至两个彼此相邻的像素中的一个像素的所述传输晶体管的栅极的第一栅极配线和连接至所述两个彼此相邻的像素中的另一个像素的所述传输晶体管的栅极的第二栅极配线之间的区域中。
- CMOS兼容性石墨烯结构、互连体和制造方法-202180077379.4
- K·班纳吉;J·江;K·阿加希瓦拉 - 加利福尼亚大学董事会
- 2021-12-01 - 2023-08-08 - H01L21/76
- MLG(多层石墨烯)器件层结构体与通孔连接。该结构包括在电介质层上的M1 MLG互连体器件层。层间电介质隔开M1 MLG互连体器件层。M2 MLG互连体器件层位于所述层间电介质上。金属通孔穿透M2 MLG互连体器件层、层间电介质和M1 MLG互连体器件层，并贯穿M1 MLG和M2 MLG层的厚度形成边缘接触。经由在扩散温度下施加机械压力使碳从固相石墨烯前体扩散通过催化剂层以在电介质或金属层上沉积MLG从而形成MLG层的方法。
- 半导体基板清洗装置-201780087928.X
- 王晖;陶晓峰;陈福平;贾社娜;王希;张晓燕;李学军 - 盛美半导体设备(上海)股份有限公司
- 2017-03-06 - 2023-08-04 - H01L21/76
- 本发明揭示了一种半导体基板清洗装置。装置包括腔室(101)、卡盘(102)、液体收集器(104)、围墙(105)、至少一个驱动装置(106)、至少一个内部分配器(111)及至少一个外部分配器(118)。腔室(101)具有顶壁(1011)、侧壁(1012)和底壁(1013)。卡盘(102)设置在腔室(101)内用来保持半导体基板(103)。液体收集器(104)围绕着卡盘(102)。围墙(105)围绕着液体收集器(104)。所述的至少一个驱动装置(106)驱动围墙(105)上下移动，其中，当所述的至少一个驱动装置(106)驱动围墙(105)向上移动时，由液体收集器(104)、围墙(105)、腔室(101)的顶壁(1011)及腔室(101)的底壁(1013)形成密封室(110)。所述的至少一个内部分配器(111)设置在该密封室(110)内。所述的至少一个外部分配器(118)设置在该密封室(110)外。在使围墙(105)向下移动后，所述的至少一个外部分配器(118)能进、出该密封室(110)。
- 半导体结构及形成方法-202210042309.1
- 夏欢;马嘉东 - 格科微电子（上海）有限公司
- 2022-01-14 - 2023-07-25 - H01L21/76
- 本发明提供一种半导体结构及形成方法，其特征在于，包括：衬底，具有相对的正面及背面；器件层，覆盖所述正面，内设有若干器件区、若干金属挡墙及若干切割道区；其中，各所述金属挡墙对应设于各所述器件区及各所述切割道区之间，且均贯穿所述器件层。金属挡墙可以阻挡横向裂纹扩散至器件层内，从而有效避免器件区失效。
- 三维集成电路及其制备方法、电子设备-202080105503.9
- 赫然;焦慧芳;许俊豪 - 华为技术有限公司
- 2020-09-30 - 2023-06-09 - H01L21/76
- 一种三维集成电路及其制备方法、电子设备。所述三维集成电路，包括：第一芯片、至少一个第二芯片、第一基板、第一布线层、以及至少一个第一导体。第一芯片被键合在第一基板的第一表面上。第一基板上形成有第一空腔，第二芯片被收容于第一空腔内，并与第一芯片键合。第一布线层形成于第一基板的第二表面上，其中，第一基板的第一表面和第二表面相对设置。第一基板上还形成有贯穿其第一表面和第二表面的第一通孔，第一导体设置于第一通孔内。第一布线层通过第一导体与第一芯片耦接。
- 一种硅光电倍增管阵列隔离单元制备方法-202211593930.3
- 张明;王涛;彭时秋;陆林洋;潘建华;吴建伟;张世权 - 无锡中微晶园电子有限公司
- 2022-12-13 - 2023-05-23 - H01L21/76
- 本发明公开一种硅光电倍增管阵列隔离单元制备方法，属于半导体工艺领域。在硅衬底上依次形成第一掺杂区域和氧化层，进行第一次光刻，腐蚀后形成第二掺杂区域；在第二掺杂区域内进行第二次光刻，定义出雪崩区，腐蚀后形成第三掺杂区域；在非第二掺杂区域内进行第三次光刻，定义出隔离槽；在隔离槽表面淀积二氧化硅；在整个表面淀积金属TI层，进行第四次光刻和腐蚀，保留隔离槽底部的金属TI作为后续工艺种子层，并在隔离槽中填充金属铜；在第二掺杂区域内进行五次光刻，制备出接触孔，淀积金属后进行第六次光刻，腐蚀出正面金属电极；在硅衬底背面淀积背面金属电极。本发明采用湿法槽刻蚀和普通金属溅射和电镀工艺，达到更好的填充隔离效果。
- 半导体装置及其制造方法-201811034883.2
- 绪方完 - 瑞萨电子株式会社
- 2018-09-06 - 2023-05-19 - H01L21/76
- 本公开涉及半导体装置及其制造方法。在半导体装置的存储器单元区域中，存储器有源区域由元件隔离绝缘膜限定。在存储器单元区域中，元件隔离绝缘膜的上表面的位置被设定为低于半导体衬底的主表面的位置。在元件隔离绝缘膜之上形成掩埋的氮化硅膜和蚀刻停止膜。蚀刻停止膜的上表面的位置高于限定外围有源区域的元件隔离绝缘膜的上表面的位置。
- 固态成像装置-202180052140.1
- 伊藤干记;大谷奈津子;小室雄太郎;冈田明;青谷悠平;山口裕一;榊飞翔;阿部真澄;金安航大;野口悠太;高桥和晖;山田博文;山科纮平;高桥良辅;斋藤祥基;菊地裕介;饭田幸人;小幡健一;伊藤隆一;植村悠纪 - 索尼半导体解决方案公司
- 2021-10-19 - 2023-04-04 - H01L21/76
- 本公开提供一种能够防止在像素之间产生感度差的固态成像装置。本公开的固态成像装置包括：第一像素；和位于第一像素的第一方向上的第二像素，其中第一和第二像素中的每一个包括第一晶体管和第二晶体管，和第二像素内的第一和第二晶体管相对于第一像素内的第一和第二晶体管在第一方向上周期性地配置。
- 晶圆制作方法、芯片阵列制作方法及LED阵列制作方法-202111108009.0
- 谭孟苹;刘娜娜;许炜航;陈润伟;赵志学 - 佛山市国星光电股份有限公司
- 2021-09-22 - 2023-03-24 - H01L21/76
- 本发明提供了一种晶圆制作方法，包括：于蓝宝石衬底的顶面上依次制作N‑GaN外延层、MQW外延层和P‑GaN外延层；在任意两个相邻的蓝光芯片之间自P‑GaN外延层顶面朝蓝宝石衬底方向蚀刻，形成依次贯穿P‑GaN外延层、MQW外延层和N‑GaN外延层的蚀刻槽；于蚀刻槽中加工出挡墙；基于蓝光芯片的结构，通过MESA工艺在P‑GaN外延层和MQW外延层中蚀刻出沟道并暴露出N‑GaN外延层；使用电极材料于P‑GaN外延层的预设位置生长出P电极，使用电极材料于N‑GaN外延层的预设位置生长出N电极。该晶圆制作方法在晶圆的制作阶段进行挡墙加工，可保证防串光结构的建立。另外，本发明还提供了一种芯片阵列制作方法及LED阵列制作方法。
- 半导体装置的制造方法-201710350119.5
- 山本芳树 - 瑞萨电子株式会社
- 2017-05-18 - 2023-03-21 - H01L21/76
- [课题]本发明涉及半导体装置的制造方法。提高半导体装置的可靠性。[解决手段]准备在半导体基板SB上层叠绝缘层BX、半导体层SM和绝缘膜ZM1，在沟槽TR内埋入有元件分离区域ST的基板。通过干法蚀刻除去体区域1B的绝缘膜ZM1，然后通过干法蚀刻除去体区域1B的半导体层SM，然后通过干法蚀刻使体区域1B的绝缘层BX变得更薄。通过离子注入在SOI区域1A的半导体基板SB上形成第1半导体区域，通过离子注入在体区域1B的半导体基板SB上形成第2半导体区域。然后，通过湿法蚀刻除去SOI区域1A的绝缘膜ZM1和体区域1B的绝缘层BX。然后，在SOI区域1A的半导体层SM上形成第1晶体管，在体区域1B的半导体基板SB上形成第2晶体管。
- 半导体结构及其形成方法-202211336757.9
- 刘冬华 - 上海华虹宏力半导体制造有限公司
- 2022-10-28 - 2023-03-14 - H01L21/76
- 一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，衬底包括第一区和第二区；在第二区内形成第一掺杂区，第一掺杂区的导电类型与衬底的导电类型相反；在第一区和第一掺杂区上形成第一材料层，第一材料层的导电类型与第一掺杂区的导电类型相反；在第二区上的第一材料层内形成第二掺杂区，第一掺杂区的导电类型与第二掺杂区的导电类型相同；对第一掺杂区和第二掺杂区进行扩散热处理，形成第一扩散区和第二扩散区，第一扩散区和第二扩散区构成深阱区，深阱区的深度大于或等于第一材料层的厚度。所述半导体结构及其形成方法减少了隔离结构的缺陷，提升了工艺窗口，改善了器件性能。
- 模制电路基底-201680065302.4
- 泰沙诺维奇·博扬;尼古拉·斯普林;西蒙·古布斯尔;罗伯特·莱纳特;马里奥·切萨纳 - 赫普塔冈微光有限公司
- 2016-10-07 - 2022-12-30 - H01L21/76
- 模制电路基底包括由绝缘侧壁包围的导电层。所述绝缘侧壁还提供用于其中结合有所述模制电路基底的电子模块的结构部件。因此，所述模制电路基底可以允许具有更好的性能、减小电子模块厚度并降低制造成本。用于制造模制电路基底的方法可以促进对绝缘侧壁、绝缘分隔件、电触点以及其他部件的精确定位。
- 半导体器件-202180020640.7
- 田中文悟 - 罗姆股份有限公司
- 2021-03-03 - 2022-11-01 - H01L21/76
- 半导体器件包括：半导体层；元件分离部，其形成于所述半导体层，且在所述半导体层中界定元件区域；和第1接触件，其在俯视时形成为沿着所述元件分离部的线状，且与所述元件分离部电连接。所述半导体器件也可以还包括支承所述半导体层的半导体衬底和以与所述半导体层接触的方式形成的埋置层，所述元件分离部从所述半导体层的表面贯通所述埋置层，并到达所述半导体衬底。
- 具有二极管隔离的堆栈式纳米片场效应晶体管-201810288229.8
- 臧辉;李在坤 - 格芯(美国)集成电路科技有限公司
- 2018-04-03 - 2022-05-24 - H01L21/76
- 本发明揭露具有二极管隔离的堆栈式纳米片场效应晶体管，涉及场效应晶体管的结构及涉及场效应晶体管的结构的形成方法。提供具有第一导电类型的衬底。在该衬底上形成具有第二导电类型的第一半导体层。在该第一半导体层上形成具有第一导电类型的第二半导体层。形成场效应晶体管，其包括在该第二半导体层上的垂直堆栈中配置有多个纳米片通道层的鳍片、以及绕着该等纳米片通道层环绕的栅极结构。该第一半导体层与该衬底的一部分界定第一p‑n接面，并且该第二半导体层与该第一半导体层界定第二p‑n接面。该第一p‑n接面及该第二p‑n接面配置成与该栅极结构及该等纳米片通道层垂直对准。
- 半导体结构及其制作方法-202111580399.1
- 王兆龙 - 上海集成电路装备材料产业创新中心有限公司;上海集成电路研发中心有限公司
- 2021-12-22 - 2022-04-29 - H01L21/76
- 本发明提供了一种半导体结构及其制作方法，所述方法包括：提供一衬底，在衬底上依次形成图形定义层、图形转移层与图形掩膜层；刻蚀图形掩膜层，形成暴露图形转移层的第一凹槽；刻蚀第一凹槽底部的图形转移层，形成暴露图形定义层的第二凹槽，第二凹槽的侧壁垂直于图形定义层的上表面；通过第一凹槽与第二凹槽对暴露出的图形定义层进行离子掺杂，掺杂有离子的图形定义层作为金属阻断层。与现有技术相比，形成开口尺寸比较小的第一凹槽就可以最终形成相同尺寸的所述金属阻断层，从而可以在同一工艺步骤中形成相邻的金属阻断层，由此简化了工艺步骤，节省了制作时间，减小了工艺缺陷的发生率，降低了成本。
- 磁隔离芯片及电容隔离芯片的隔离结构、制作方法-202111476507.0
- 夏志平;裴晓平;温建功 - 杭州士兰集成电路有限公司
- 2021-12-06 - 2022-03-04 - H01L21/76
- 本发明提供了一种磁隔离芯片及电容隔离芯片的隔离结构、制作方法，通过将该隔离结构中部分应力较大的整面膜层转换成多个独立的膜层单元，穿插式的分布在相邻的膜层上，进而将该整面膜层的应力进行细微化，从而使其应力与相邻膜层的应力进行适配，以此提高隔离结构的可靠性。
- 包含复合电介质层的集成电路-202080043116.7
- G·S·马瑟;A·阿里;P·费尔南德斯;B·斯里尼瓦桑;D·R·克鲁默;J·S·阿丰索;S-C·张;S·艾尔沙德 - 德州仪器公司
- 2020-06-23 - 2022-02-18 - H01L21/76
- 在一些实例中，一种集成电路(100)包含安置在半导体衬底(130)上或之上的隔离层(103)。所述集成电路也包含位于所述隔离层之上的第一导电板(104)以及位于所述第一导电板之上的复合电介质层(109)。所述复合电介质层包含：第一子层(132)，其包括第一化学组合物；第二子层(134)，其包括第二不同化学组合物；及第三子层(136)，其包括大体上类似于所述第一化学组合物的第三化学组合物。所述集成电路进一步包含直接位于所述第一导电板上方的所述复合电介质层上的第二导电板(108)。
- 电阻随机存取存储器器件及其形成方法-201680030630.0
- R·皮拉里塞泰;P·马吉;U·沙阿;N·慕克吉;E·卡尔波夫;B·多伊尔;R·周 - 英特尔公司
- 2016-06-27 - 2022-02-11 - H01L21/76
- 本公开内容提供用于形成电阻随机存取存储器(RRAM)器件的系统和方法。根据本公开内容的RRAM器件包括衬底和布置在其上的第一电极。RRAM器件包括布置在第一电极之上的第二电极和布置在第一电极和第二电极之间的RRAM电介质层。RRAM电介质层具有在第二电极和RRAM电介质层之间的界面处的顶部中心部分处的凹槽。
- 高压BCD结构中环形隔离结构及其制作方法-202111037073.4
- 杨文清;金锋;王佰胜 - 上海华虹宏力半导体制造有限公司
- 2021-09-06 - 2022-01-11 - H01L21/76
- 本申请公开了一种高压BCD结构中环形隔离结构及其制作方法，涉及半导体制造领域。该高压BCD结构中环形隔离结构的制作方法包括：在高压电路区域和低压电路区域之间形成环形隔离结构，所述环形隔离结构由第一类阱区和第一类埋层构成；通过光刻工艺在所述环形隔离结构的两侧定义第二类埋层图案，所述环形隔离结构左侧包括至少2个宽度不相同的第二类埋层图案；通过离子注入工艺在所述第二类埋层图案对应的衬底中形成第二类埋层；解决了目前环形隔离结构左侧的埋层容易发生击穿的问题；达到了改善环形隔离结构两侧埋层的浓度分布，提升环形隔离结构的击穿电压的效果。
- 基板处理方法-201711336976.6
- 森数洋司;卡尔·海因茨·普利瓦西尔;服部奈绪 - 株式会社迪思科
- 2017-12-14 - 2022-01-11 - H01L21/76
- 基板处理方法。本发明涉及一种处理基板(2)的方法，基板具有上面形成至少一条分割线(22)的第一表面(2a)和与第一表面(2a)相反的第二表面(2b)。方法包括从第一表面(2a)一侧向基板(2)施加脉冲激光束(LB)。基板(2)由对脉冲激光束(LB)透明的材料制成。在脉冲激光束(LB)的焦点(P)位于在从第一表面(2a)朝向第二表面(2b)的方向上离第一表面(2a)一距离处的情况下，脉冲激光束(LB)至少在沿着至少一条分割线(22)的多个位置处被施加到基板，以在基板(2)内形成多个改性区域(23)。该方法进一步包括沿着存在完全布置在基板(2)的本体内的改性区域(23)的至少一条分割线(22)去除基板材料。
- 隔离结构的制备方法、高压发光器件及其制造方法-202110713259.0
- 王春;裴向辉;邵明镜;马爽;王亚洲;闫春辉 - 深圳第三代半导体研究院
- 2021-06-25 - 2021-11-02 - H01L21/76
- 本申请涉及半导体技术领域，特别是涉及一种用于高压发光器件的隔离结构的制备方法、高压发光器件及其制造方法，该用于高压发光器件的隔离结构的制备方法，包括：在衬底上形成线条型绝缘层；以线条型绝缘层为掩膜，对衬底进行蚀刻，以形成n个线条型隔离墙以及n‑1个沟槽，得到隔离结构，其中，相邻两个沟槽由线条型隔离墙隔开。通过上述方式，本申请通过衬底上的线条型隔离墙隔离各发光外延层，避免因蚀刻有源层造成有源层面积损失，提升有源层的利用率。
- 一种半导体器件-202120589087.6
- 刘乃硕 - 泉芯集成电路制造(济南)有限公司
- 2021-03-19 - 2021-11-02 - H01L21/76
- 本实用新型提供一种半导体器件，涉及半导体技术领域，包括衬底以及在衬底上设置的外延层，外延层用于形成具有多个沟槽的半导体图案层，在外延层上设置有多个凸台结构，每个凸台结构包括隔离凸台和环设于隔离凸台周侧的牺牲层，隔离凸台用于定义相邻两个沟槽的隔断区。以此通过牺牲层来对光刻胶层在凸台结构表面的收缩进行预先补偿，使得隔离凸台能够在图案化光刻胶层具有一定收缩的情况依然可以得到较好的保留，从而避免未考虑光刻胶收缩时直接使凸台结构作为隔离凸台，导致最终形成的隔离凸台被过刻蚀，进而容易引发沟槽底部桥接的现象。
- 存储器结构的制造方法-202010330782.0
- 黄慧秦;施凯侥;廖玉梅;廖欣怡 - 力晶积成电子制造股份有限公司
- 2020-04-24 - 2021-10-22 - H01L21/76
- 本发明公开一种存储器结构的制造方法，包括以下步骤。在基底上形成第一垫层。在第一垫层与基底中形成多个隔离结构。对隔离结构进行至少一次形状修饰处理。每次形状修饰处理包括以下步骤。对第一垫层进行第一蚀刻制作工艺，以降低第一垫层的高度，且形成暴露出隔离结构的侧壁的第一开口。在进行第一蚀刻制作工艺之后，对隔离结构进行第二蚀刻制作工艺，以修饰由第一开口所暴露出的隔离结构的侧壁的形状。移除第一垫层，而在相邻两个隔离结构之间形成第二开口。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
