[发明专利]一种基于MEMS陀螺仪的闭环锁相驱动电路结构

摘要

本发明公开了一种基于MEMS陀螺仪的闭环锁相驱动电路结构，所述电路结构包括：MEMS陀螺仪表头、电容检测电路C2V、第一解调器、PID控制电路、第二调制器、状态切换电路SW、模拟移相电路ASP、高压驱动电路HVD、逻辑可编程存储器OTPLGC、比较器CMP、锁相环PLL；本申请结构中采用锁相环和PID控制电路，分别实现环路频率和幅度的精确控制，可有效抑制驱动环路的频率和幅度偏差，从而提高整器件性能；本申请中结构具有启动时间可调设计，可根据实际情况调整陀螺启动时间，从而提高整器件启动的可靠性，且能缩短启动时间。

主权项

1.一种基于MEMS陀螺仪的闭环锁相驱动电路结构，其特征在于，所述电路结构包括：MEMS陀螺仪表头(1)、电容检测电路C2V(2)、第一解调器(3)、PID控制电路(4)、第二调制器(5)、状态切换电路SW(6)、模拟移相电路ASP(7)、高压驱动电路HVD(8)、逻辑可编程存储器OTP&LGC(9)、比较器CMP(10)、锁相环PLL(11)；其中，MEMS陀螺仪表头(1)的驱动检测端DS+、DS‑和驱动质量块DMS通过线路TOP、BOT和SCTR接电容检测电路C2V(2)的输入；电容检测电路C2V(2)的差分输出为CVOP和CVON，CVOP和CVON均作为模拟移相电路ASP(7)、第一解调器(3)、比较器CMP(10)的输入；第一解调器(3)的输出SOP、SON和参考电压VREF作为PID控制电路(4)的输入；PID控制电路(4)的输出PIOP、PION作为第二调制器(5)的输入；比较器CMP(10)的输出对偶时钟CKP0、CKXP0作为第一解调器(3)的输入解调时钟，CKP0和CKXP0作为锁相环PLL(11)的输入参考时钟；锁相环PLL(11)的输出对偶时钟CKN90、CKXN90作为第二调制器(5)的输入调制时钟；逻辑可编程存储器OTP&LGC(9)的输出信号为状态切换信号START；模拟移相电路ASP(7)的输出信号SPOP、SPON和第二调制器(5)的输出信号MOP、MON以及状态切换信号START均作为状态切换电路SW(6)的输入；状态切换电路SW(6)的输出为COP、CON，作为高压驱动电路HVD(8)的输入；高压驱动电路HVD(8)的输出DTOP、DBOT分别接至MEMS陀螺仪表头(1)的驱动接入端DR+、DR‑。